ÀÔÇоȳ» ºäÆäÀÌÁö
ä¿ëÈ«º¸(½êÆ®·º¾ÆÀÌ) µîÀç¿äû
Ä«Å×°í¸® ÀÎÅÏ/Ãë¾÷ ÀÛ¼ºÀÚ Ã¶Çаú
ÀÛ¼ºÀÏ 2020-07-14 15:45 Á¶È¸¼ö 280

'±¹³» À¯ÀÏÀÇ ÀΰøÀ§¼º Á¦Á¶/¼öÃâ ±â¾÷ - (ÁÖ)½êÆ®·º¾ÆÀÌ'
ä¿ë°ø°í ¾È³»µå¸³´Ï´Ù.

¡Ø 2017³â °í¿ë³ëµ¿ºÎ ¡®¿ö¶ó¹ë(ÀÏ¡¤»ýÈ° ±ÕÇü Á¶Á÷¹®È­)¡¯ ¿ì¼ö±â¾÷ ¼±Á¤¡Ø 2018³â Àα¸ÀÇ ³¯ ¡®ÀÏ¡¤»ýÈ° ±ÕÇüºÎ¹®¡¯ ±¹¹«ÃѸ® ǥâ¡Ø 2015³â <Á÷¿øÀÌ ÇູÇÑ È¸»ç> 9°³ ´ëÇ¥±â¾÷À¸·Î ¼±Á¤ ¹× Ã¥ÀÚ ¹ß°£¡Ø 2016³â Á¦7ȸ ¾Æ½Ã¾Æ¹Ì·¡Æ÷Çè ÁÖÃÖ ¡®ÇູÀÏÅÍ¡¯ ¼ö»ó ±â»ç03¡Ø 2016³â Á¦7ȸ ¾Æ½Ã¾Æ¹Ì·¡Æ÷Çè ÁÖÃÖ ¡®ÇູÀÏÅÍ¡¯ ¼ö»ó ±â»ç02¡Ø 2016³â Á¦7ȸ ¾Æ½Ã¾Æ¹Ì·¡Æ÷Çè ÁÖÃÖ ¡®ÇູÀÏÅÍ¡¯ ¼ö»ó ±â»ç01¡Ø2020³â °í¿ë³ëµ¿ºÎ ¼±Á¤ û³âģȭ°­¼Ò±â¾÷ ¼±Á¤È¨ÆäÀÌÁö2020³â ¢ß½êÆ®·º¾ÆÀÌ ÇϹݱ⠼ö½Ãä¿ë °¢ ºÎ¹® ½ÅÀÔ/°æ·ÂÁ÷ ¸ðÁý

¸ðÁýºÎ¹® ¹× ÀÚ°Ý¿ä°Ç

¸ðÁýºÐ¾ß

¾÷¹«±â¼ú

¿ì´ë»çÇ×

À¯°üÀü°ø

[°æ¿µÁö¿øÆÀ]
±³À°¾ÈÀüÃѹ«
´ã´çÀÚ
(Management Track)

(0
¸í)

¡á ±³À°¿î¿µ
¡¡ - ±³À°Á¦µµ ±âȹ, ¿î¿µ ¹× ±³À°°ü¸®
¡á ¾ÈÀü ¹× Ãѹ« °ü¸®
¡¡ - »ç ³»¿Ü Çà»ç±âȹ, ¿î¿µ ¹× °ü¸®
¡¡ - ¾ÈÀüº¸°Ç °ü¸®
¡¡ - ±âŸ Ãѹ« ¾÷¹«

- À¯°¡Áõ±Ç ¹× ÄÚ½º´Ú »óÀå»ç ±Ù¹«
-
¾ÈÀüº¸°Ç´ã´ç, Çà»ç±âȹ À¯°æÇèÀÚ
-
¿µ¾îȸȭ ¿ì¼öÀÚ

[
ÇʼöÀÚ°Ý¿ä°Ç]
-
ÀÓÁ÷¿ø ±³À°°ú Çà»ç ±âȹ
 
À¯°æÇèÀÚ
- 5
³â ~ 8³â °æ·ÂÀÚ

°æ¿µÇÐ /
Àι®ÇÐ
¡Ø Çлç ÀÌ»ó

[À繫°ü¸®ÆÀ]
À繫°á»ê°ü¸®
´ã´çÀÚ
(Management Track)

(0
¸í)

¡á À繫°á»ê(¿¬°á Æ÷ÇÔ)°ú ¿ø°¡°ü¸®
¡¡ - ȸ°è°á»ê ½Ç¹«¿Í °¨»ç¾÷¹« ´ëÀÀ
¡¡ - ÀÚȸ»ç °á»ê °ËÅä ¾÷¹«
¡¡ - ¼¼¹«Á¶Á¤ ½Ç¹«
¡á ºÎ¾÷¹«
¡¡ - Àڱݰú ¿Üȯ °ü¸®
¡¡ - »ç¾÷µ¥ ´ëÇÑ ¿¹Á¤¿ø°¡ °ËÅä
¡¡ - ±Ý°¨¿ø, ¼¼¹«¼­ µî ´ë°ü¾÷¹«

- ¿Ü±¹¾î °¡´ÉÀÚ(ÇØ¿Ü °è¾à¼­ ¹ø¿ª)
-
ȸ°è»ç, ¼¼¹«»ç µî

[
ÇʼöÀÚ°Ý¿ä°Ç]
-
ȸ°è°á»ê µî ȸ°è ÃÑ°ý ¾÷¹« ½Ç¹«
  8
³â ÀÌ»ó
-
¼¼¹«Á¶Á¤ ½Ç¹« °¡´ÉÀÚ

°æ¿µÇÐ /
ȸ°èÇÐ / ¼¼¹«
¡Ø Çлç ÀÌ»ó

[»ç¾÷Áö¿øÆÀ]
ÀÚÀç°ü¸®
´ã´çÀÚ
(Management Track)

(0
¸í)

¡á À§¼º ÁÖ¿ä ºÎÇ° °ü¸®
¡¡ - ¼öºÒ°ü¸®
¡¡ - ¼öÀÔ°Ë»ç
¡¡ - ÃâÇÏ°Ë»ç
¡¡ - Àü»ê ERP ¿î¿µ

- ÀÚÀç °ü¸® À¯°æÇèÀÚ
-
¿µ¾îȸȭ ¿ì¼öÀÚ

[
ÇʼöÀÚ°Ý¿ä°Ç]
-
ÀüÀÚºÎÇ°¿¡ ´ëÇÑ ±âº»Áö½Ä º¸À¯ÀÚ

Àü°ø¹«°ü
¡Ø Çлç ÀÌ»ó

[¿ìÁÖ SYS2]
À§¼º ÀÚ¼¼Á¦¾î ¼º´ÉºÐ¼® / FCS °³¹ß
(R&D Track)

(0
¸í)

¡á À§¼º ÀÚ¼¼Á¦¾î ¼º´É ºÐ¼® ¹×
¡¡ µµ±¸ °³¹ß
¡¡ - À§¼º ÀÚ¼¼ Á¦¾î±â ¼³°è
¡¡ - À§¼º ÀÚ¼¼ °áÁ¤ ÇÊÅÍ ¼³°è
¡¡ - À§¼º ÀÚ¼¼ Á¦¾î ¼º´É ½Ã¹Ä·¹À̼Ç
¡¡ - À§¼º ÀÚ¼¼ Á¦¾î °ü·Ã ¾Ë°í¸®Áò
¡¡¡¡°³¹ß ¹× ¹®¼­ ÀÛ¼º
¡á FCS °³¹ß
¡¡ - ÀÚ¼¼Á¦¾î ¾Ë°í¸®Áò Onboard
¡¡¡¡S/W·Î ±¸Çö

- ºñÇàÁ¦¾î ¹× À§¼º Á¦¾î ¼®»ç ÀÌ»ó
-
Á¦¾î±â ¼³°è °æÇèÀÚ
- C
¾ð¾î ¹× Python ¼÷·ÃÀÚ

Ç×°ø¿ìÁÖ°øÇÐ
¡Ø ¼®»ç ÀÌ»ó

[¿ìÁÖ SYS3]
À§¼º °ËÁõ SW °³¹ß
(R&D Track)

(0
¸í)

¡á À§¼º ȤÀº ¼­ºê ½Ã½ºÅÛ °³¹ß / °ËÁõ
¡¡ À» À§ÇÑ SW °³¹ß
¡¡ - C#, .NET Framework ±â¹Ý
¡¡¡¡Windows Application °³¹ß
¡¡ - TCP / IP ±â¹Ý Application °£
¡¡¡¡µ¥ÀÌÅÍ °øÀ¯ ¹× Á¦¾î ±â´É(RPC)
¡¡¡¡°³¹ß
¡¡ - Application ¿¬µ¿ ¹× Test ÀÚµ¿È­
¡¡¡¡µîÀ» À§ÇÑ Python Script ÀÛ¼º

- xUnit Å×½ºÆ® ÇÁ·¹ÀÓ¿öÅ© È°¿ë
 
°æÇè
- JIRA / Confluence / Bitbucket(Git)
 
»ç¿ë °æÇè
- CI(Continuous Integration)
¼­¹ö
 
È°¿ë °æÇè
-
¿ÀÇ ¼Ò½º Ä¿¹Â´ÏƼ È°µ¿ °æÇè
-
¶óÁ¸® ÆÄÀÌ µîÀÇ ½Ì±Ûº¸µå
 
ÄÄÇ»ÅÍ È°¿ë °æÇè
- Vue.js, React.js
µîÀ» ÀÌ¿ëÇÑ
  Web Application
°³¹ß °æÇè

[
ÇʼöÀÚ°Ý¿ä°Ç]
- Desktop Application
ÀÛ¼º °æÇè

Àü»êÇÐ /
ÄÄÇ»ÅÍ°øÇÐ
¡Ø Çз ¹«°ü

[¿ìÁÖ ST2]
À§¼º ÀüÀÚ Çϵå¿þ¾î
¹× Áö»ó½ÃÇèÀåºñ
°³¹ß
(R&D Track)

(0
¸í)

¡á À§¼º ÀüÀÚ Çϵå¿þ¾î ¹× Áö»ó½ÃÇè
¡¡ Àåºñ ¼³°è / Çؼ® / ½ÃÇè
¡¡ - Or-CAD¸¦ ÀÌ¿ëÇÑ È¸·Î ¼³°è
¡¡ - VHDLÀ» ÀÌ¿ëÇÑ FPGA IP ¼³°è
¡¡ - ¿ìÁÖȯ°æ¿¡ ÀûÇÕ¼º ¿©ºÎ È®ÀÎÀ»
¡¡¡¡À§ÇÑ È¸·Î Çؼ®
¡¡¡¡(PSA, WCA, FMECA µî)
¡¡ - »ó¿ëÁ¦Ç°À» ÀÌ¿ëÇÑ Áö»ó½ÃÇè
¡¡¡¡Àåºñ °³¹ß
¡¡ - ¼³°èÇÑ À§¼º ÀüÀÚ Çϵå¿þ¾î ½ÃÇè
¡¡¡¡¹× °ËÁõ

- ÇÁ·Î¼¼¼­ ±â¹ÝÀÇ È¸·Î ¼³°è
 
À¯°æÇèÀÚ
- FPGA
±â¹ÝÀÇ È¸·Î ¼³°è À¯°æÇèÀÚ
- HDL
À» ÀÌ¿ëÇÑ FPGA IP ¼³°è ¹×
 
°ËÁõ À¯°æÇèÀÚ

[
ÇʼöÀÚ°Ý¿ä°Ç]
½ÅÀÔ
-
µðÁöÅÐ ½Ã½ºÅÛ °ü·Ã ¼ö¾÷ À̼öÀÚ
- Verilog
¶Ç´Â VHDL °ü·Ã ¼ö¾÷
 
À̼öÀÚ
-
ÀüÀÚȸ·Î ½ÇÇè °ü·Ã ¼ö¾÷ À̼öÀÚ

°æ·Â
-
µðÁöÅРȸ·Î ¼³°è / °ËÁõ ¶Ç´Â
  FPGA IP
¼³°è / °ËÁõ À¯°æÇèÀÚ

ÀüÀÚ°øÇÐ /
Ç×°øÀüÀÚ°øÇÐ
¡Ø Çлç ÀÌ»ó

[¿ìÁÖ ST3]
À§¼º ÀüÀÚ Çϵå¿þ¾î
¹× Áö»ó½ÃÇèÀåºñ
°³¹ß
(R&D Track)

(0
¸í)

¡á ÀüÀÚ ±¤ÇРžÀçü ÀüÀںΠ°³¹ß
¡¡ - FPA(Focal Plane Assembly) ÀüÀÚ
¡¡¡¡È¸·Î / PCB ¼³°è ¹× Simulation
¡¡ - À̹ÌÁö ¼¾¼­ Á¦¾î FPGA ·ÎÁ÷
¡¡¡¡¼³°è ¹× Simulation
¡¡ - FPA Ư¼º È®ÀÎÀ» À§ÇÑ ½ÃÇè Àåºñ
¡¡¡¡±¸¼º ¹× ¿î¿ë
¡¡ - ÀüÀÚ ±¤ÇРžÀçü ¼º´É ½ÃÇè ¹×
¡¡¡¡¿ìÁÖȯ°æ ½ÃÇè

- À̹ÌÁö ¼¾¼­ ȤÀº ÁÖº¯È¸·Î ¼³°è
 
°æÇèÀÚ
- HDL
¼³°è °æÇèÀÚ(VHDL or Verilog)
- Python, Raspberry Pi
°æÇèÀÚ

ÀüÀÚ°øÇÐ
¡Ø Çлç ÀÌ»ó

[¿ìÁÖ STA]
À§¼º ÀüÀÚ Çϵå¿þ¾î
¹× Áö»ó½ÃÇèÀåºñ
°³¹ß
(R&D Track)

(0
¸í)

¡á À§¼º¿ë ÀúÀåÀåÄ¡ ¸ðµâ ¹× ½ÃÇè
¡¡ Àåºñ °³¹ß
¡¡ - HDLÀ» ÀÌ¿ëÇÑ FPGA ¼³°è
¡¡¡¡(Memory Á¦¾î, CPU Á¦¾î,
¡¡¡¡Åë½Å ÇÁ·ÎÅäÄÝ ¼³°è µî)
¡¡ - ȸ·Î ºÐ¼®, ȸ·Î ¼³°è ¹× PCB
¡¡¡¡¼³°è
¡¡ - C++ / Python µîÀ» ÀÌ¿ëÇÑ
¡¡¡¡SW ¼³°è
¡¡ - ¿ìÁÖ È¯°æ ½ÃÇè Áö¿ø ¾÷¹«

- ȸ·Î ¶Ç´Â PCB ¼³°è °æÇèÀÚ
- VHDL
¶Ç´Â Verilog¸¦ ÀÌ¿ëÇÑ
  FPGA
¼³°è °æÇèÀÚ
-
º´¿ªÇÊÀÎÀÚ È¤Àº º´¿ªÆ¯·Ê TO
 
¼ÒÁöÀÚ

Ç×°ø¿ìÁÖ°øÇÐ
/
ÀüÀÚ°øÇÐ
¡Ø Çлç ÀÌ»ó

[Áö»ó ENG]
Áö»óü
(DBA)
(SPC Track)

(0
¸í)

¡á À§¼º Áö»ó±¹ SWÀÇ DB ¹× µ¥ÀÌÅÍ
¡¡ Ç°Áú °ü¸®
¡¡ - À§¼º Áö»ó±¹ ½Ã½ºÅÛ DB ¼³°è /
¡¡¡¡°ËÅä
¡¡ - À§¼º Áö»ó±¹ ½Ã½ºÅÛ DB Á¡°Ë /
¡¡¡¡ÃÖÀûÈ­

- Oracle, MySQL, MariaDB ¿î¿µ /
 
ÃÖÀûÈ­ °æÇè

[
ÇʼöÀÚ°Ý¿ä°Ç]
- DBA
°æ·Â 3³â ÀÌ»ó
- SQLP
¶Ç´Â OCP º¸À¯
-
±âŸ ÀÚ°ÝÁõ¿¡ ÁØÇÏ´Â °æ·Â
 
¼³¸í¼­ Á¦Ãâ

Àü°ø¹«°ü
¡Ø Çлç ÀÌ»ó

[Áö»ó GT2]
Áö»óü SW ÄÄÆ÷³ÍÆ®
°³¹ßÀÚ
(R&D Track)

(0
¸í)

¡á À§¼º Áö»ó±¹ (À©µµ¿ì ±â¹Ý) SW
¡¡ °³¹ß ¹× °ËÁõ
¡¡ - Áö»ó±¹ ÇÙ½É ÄÄÆ÷³ÍÆ®(DIS, ICPS)
¡¡¡¡¼³°è / °³¹ß / ½ÃÇè
¡¡ - .Net ±â¹Ý ¼­¹ö ¹× Ŭ¶óÀ̾ðÆ®
¡¡¡¡ÀÀ¿ë °³¹ß
¡¡ - WinForm / WPF ±â¹Ý GUI °³¹ß

- C# ÀÀ¿ë °³¹ß °æÇè
- TCP
±â¹Ý ¼­¹ö / Ŭ¶óÀ̾ðÆ® °³¹ß
 
°æÇè